

cuTile 기반 Windows-native LLM 추론 엔진 이식 및 코딩 에이전트 협력 설계 실증 연구

Windows-Native LLM Inference Engine Migration via cuTile and Human-Agent Co-Design: An Empirical Study

김태원

우송대학교 소프트웨어학부(AI·컴퓨터공학과)

taewony@wsu.ac.kr

요약 (Abstract)

거대 언어 모델(LLM) 서빙 엔진의 지연 시간 및 처리량 성능은 GPU 메모리 접근과 연산 대역폭 병목을 완화하기 위한 하드웨어 수준의 커널 최적화에 크게 좌우된다. 그러나 vLLM을 비롯한 기존 고성능 LLM 서빙 프레임워크는 Linux 환경에 강하게 의존하는 구성 요소가 많아, 연구 및 교육 목적의 로컬 온프레미스 장비가 주로 배치된 Windows OS 생태계에서는 이식성과 활용성이 제한된다. 본 연구는 이러한 한계를 완화하기 위해 JIT 컴파일 기반 Python DSL인 cuTile과 CUDA Python 1.0을 적용한 Windows-native LLM 추론 엔진 **micro-vllm**을 설계하고 구현하였다. **micro-vllm**은 Windows OS 기반 GPU 환경에서 LLM 추론 커널을 직접 실행하고 분석할 수 있도록 구성되며, 이를 통해 범용 로컬 개발 환경에서도 LLM 추론 엔진의 동작 원리와 최적화 과정을 실험할 수 있도록 한다. 구체적으로 본 연구는 flash_attn 라이브러리와 Linux 기반 nano-vllm의 핵심 커널을 단계적으로 마이그레이션하고, MatMul, FMHA, 초소형 llm-from-scratch 구현을 포함하는 실습 가능한 최적화 경로를 제시한다.

또한 본 연구는 커널 최적화 과정을 단발성 코드 생성이 아니라 DSL 기반의 통제된 과학 실험 루프로 구조화하였다. MatMul, FMHA, LLM-from-scratch, micro-vllm 단계에서 각 실험의 가설, 튜닝 파라미터, 하드웨어 제약, acceptance criteria, 실행 결과, 실패 원인, 후속 insight를 DSL 형식으로 누적하고 다음 실험 설계에 재사용하였다. 이 과정에서 TechLead 에이전트는 실험을 직접 실행하지 않고 실험 설계, 코드 패치, 로그 분석, 결과 해석만 담당하도록 제한하여, 주어진 시스템에 대한 contextual mental model과 성능 인과관계를 일관되게 유지하도록 하였다.

실험적으로는 WSL2 FlashAttention 기준선과 Windows native cuTile 경로를 동일한 dynamic multi-user benchmark에서 비교하였다. FlashAttention은 평균 2138.55 tok/s를 기록하여 현재 cuTile backend의 평균 463.35 tok/s보다 약 4.62배 높은 처리량을 보였다. 이 결과를 바탕으로 본 논문은 cuTile 구현을 생산 환경용 optimized attention kernel의 대체재로 주장하지 않고, Windows 환경에서 LLM serving kernel을 단계적으로 이식하고 병목을 관찰하기 위한 연구 및 교육용 실험 플랫폼으로 위치시킨다.

시스템 수준에서는 vLLM 계열 serving에서 병목 특성이 다른 Prefill과 Decode의 자원 간섭을 줄이기 위해 CUDA Python 1.0의 Green Contexts API를 적용하였다. 단일 RTX 5070 GPU 내부에서 SM 자원을 Prefill 32 SM, Decode 16 SM으로 분리함으로써 별도 GPU나 분산 런타임 없이 Decode 작업의 L2 cache residency를 보호하는 설계를 검토하였다. 총 8회 반복 실행에서는 Decode P99 ITL이 평균 3.9% 감소했지만, P50 ITL과 전체 처리량은 각각 5.2%, 2.6% 악화되었다. 따라서 본 논문은 Green Contexts 결과를 안정적인 성능 개선 주장보다는 단일 GPU 내 Prefill/Decode 자원 격리의 구현 가능성, tail-latency trade-off, 그리고 추가 profiling 필요성을 보이는 실험으로 해석한다.

마지막으로 CUDA Graph 적용이나 shape padding처럼 kernel launch 및 JIT compile 반복을 줄이려는 최적화가 동적 배치와 Paged KV cache가 결합된 Eager-mode serving에서는 오히려 PyTorch caching allocator와 가비지 컬렉터의 메모리 할당 스래싱을 촉발하여 전체 생성 처리량을 67.0% 저하시킬 수 있음을 분석하였다. 이를 통해 LLM inference engine 최적화에서는 launch/JIT 회피 전략뿐 아니라 메모리 할당 패턴, KV cache 갱신 방식, 호스트-디바이스 동기화 비용을 함께 평가해야 함을 보였다.

핵심어(Keywords): 거대 언어 모델(LLM) 서빙, cuTile, CUDA Python 1.0, Windows OS, 단계적 커널 마이그레이션, 코딩 에이전트 공동 설계, Green Contexts

서론

최근 생성형 AI 기술의 확산에 따라 로컬 온프레미스 장비나 오프라인 연구실 환경에서 LLM을 구동하려는 수요가 증가하고 있다. 특히 RAG(Retrieval-Augmented Generation), 로컬 지식베이스 구축, 그리고 기업 정보 보안을 고려한 로컬 프라이빗 추론 환경은 실제 시스템 설계에서 중요한 요구사항으로 자리 잡고 있다. 그러나 vLLM이나 TensorRT-LLM 등 실용적으로 널리 쓰이는 고성능 서빙 아키텍처는 PagedAttention 기반 메모리 관리[1], Triton 커널 컴파일러[3], FlashAttention 패키지[4], 분산 텐서 통신용 NCCL 라이브러리 등 Linux 중심 구성 요소에 의존하는 경우가 많다. 그 결과 데스크톱 및 로컬 서빙 환경의 보편적 운영체제인 Windows에서는 WSL2(Windows Subsystem for Linux)를 통한 우회 구동을 선택하는 경우가 많으며, 이 과정에서 파일시스템 경계, 드라이버/런타임 구성 차이, Linux 전제 빌드 스크립트는 Windows native AI application 개발과 디버깅의 장애 요인으로 작용한다.

본 연구는 이러한 크로스 플랫폼 제약을 완화한 로컬 LLM 서빙 환경 구축을 목표로, Windows OS 기반의 **cuTile** Python DSL 및 **CUDA Python 1.0**을 활용한 서빙 엔진 [2, 6] **micro-vllm**을 개발하였다. 본 아키텍처는 진입 장벽이 높은 C++ CUDA 대신 Python 수준에서 타일 기반 커널을 표현할 수 있는 cuTile을 도입하여 커널 코드 분석과 최적화 과정을 비교적 명시적으로 관찰할 수 있도록 하였으며, 이를 통해 추론 성능과 시스템 병목 분석에 집중할 수 있도록 구성하였다. 구현은 MatMul, FMHA, 초소형 llm-from-scratch, nano-vllm 커널 마이그레이션으로 이어지는 단계적 확장 경로를 포함한다. 이러한 커널 마이그레이션 접근은 AI 에이전트를 활용해 TensorFlow 모델을 JAX로 이전하는 migration workflow 연구와 마찬가지로, 기존 코드의 구조를 분석하고 목표 실행 환경에 맞는 변환 계획을 수립하는 문제와 연결된다[9]. 이 과정에서 발생하는 튜닝 및 하드웨어 프로파일링의 긴 탐색 비용을 줄이기 위해, AI 코딩 에이전트와의 협력적 튜닝 파이프라인을 적용하는 실험과학적 엔지니어링 프로세스를 검토하였다. 이는 명세 기반 에이전트 워크플로에서 repository context와 검증 hook을 통해 에이전트의 추론을 환경에 고정하려는 최근 연구 흐름과도 맞닿아 있다[10].

본 논문은 개별 커널을 빠르게 만드는 최적화가 전체 LLM 서빙 루프에서는 항상 성능 향상으로 이어지지 않는다는 점을 구체적인 사례로 분석한다. 예를 들어 kernel launch나 JIT compile 반복을 줄이기 위해 입력 shape을 고정하거나 padding을 추가하면, 컴파일 비용은 줄어들 수 있지만 매 decode step마다 임시 텐서 할당과 KV cache 갱신 비용이 증가할 수 있다. 본 연구는 이러한 비용이 PyTorch CUDA caching allocator와 호스트-디바이스 동기화 병목으로 이어지는 과정을 분석하였다. 또한 Prefill과 Decode가 같은 GPU 자원을 경쟁적으로 사용할 때 발생하는 간섭을 줄이기 위해 CUDA Green Contexts 기반 SM 분할[5]을 적용하고, 그에 따른 디코딩 지연시간과 처리량 변화를 반복 측정 및 분석하였다. 추가로 WSL2 환경에서 FlashAttention backend를 구동하여, Windows native cuTile 경로와 성숙한 Linux 기반 attention stack 사이의 성능 차이를 기준으로 확인하였다.

본 연구의 주요 기여

본 논문이 제시하는 학술적 및 시스템적 주요 기여점은 성능 우위 주장보다 재현 가능한 구현 산출물, 실험 절차, 그리고 병목 분석에 초점을 맞추어 다음과 같이 정리된다.

- **[Education & Kernel Migration] 단계적 커널 마이그레이션 기반 LLM 추론 엔진 학습 자료:** flash_attn 라이브러리 및 Linux 기반 nano-vllm의 핵심 커널을 cuTile 및 CUDA Python 1.0 기반으로 마이그레이션하여, 보편적 운영체제인 Windows 환경에서 동작하는 **micro-vllm**을 설계하고 실증적으로 구현했다. LLM inference engine 최적화에 처음 입문하는 연구자와 학습자가 시스템 구조를 단계적으로 이해할 수 있도록, micro-vllm은 MatMul, FMHA, 그리고 초소형 llm-from-scratch를 순차적으로 구현하고 각 단계에서 cuTile과 PyTorch의 성능을 비교하는 형태로 구성하였다. 이를 통해 파이썬 생태계 안에서 GPU 커널, 어텐션, KV 캐시, 서빙 루프가 연결되는 과정을 재현 가능한 학습 경로로 제시하였다.

- [AI4Sys] 지식-주도형 코딩 에이전트 협력 프레임워크 (Human-AI Co-design Framework):** 본 연구는 커널 최적화 과정을 단발성 코드 생성이 아니라 DSL 기반의 통제된 과학실험 루프로 구조화하였다. MatMul, FMHA, LLM-from-scratch, micro-vllm 단계에서 각 실험의 가설, 튜닝 파라미터, 하드웨어 제약, acceptance criteria, 실행 결과, 실패 원인, 후속 insight를 DSL 형식으로 누적하여 다음 실험 설계에 재사용하였다. 특히 TechLead 에이전트는 실험을 직접 실행하지 않고 실험 설계, 코드 패치, 로그 분석, 결과 해석만 담당하도록 제한하였다. 이 실행 권한의 분리 는 TechLead가 로컬 디버깅의 우발적 세부사항에 매몰되지 않고, 주어진 시스템에 대한 정확한 contextual mental model을 유지하면서 아키텍처 불변성, 물리 제약, 성능 인과관계를 일관되게 추론하도록 강제하는 역할을 했다.
- [System & Methodology] 단일 GPU 내 Prefill/Decode 자원 격리 구현 및 평가 (Single-GPU Prefill/Decode Isolation with Green Contexts):** vLLM 계열 LLM serving에서는 대량 토큰을 한 번에 처리하는 Prefill 단계와 1토큰 단위로 반복되는 Decode 단계의 병목 특성이 다르기 때문에, 두 단계의 자원 간섭을 줄이는 분리 실행 구조가 중요하다. 본 연구는 CUDA Python 1.0의 Green Contexts API를 이용하여 단일 RTX 5070 GPU 안에서 SM 자원을 Prefill 32 SM, Decode 16 SM으로 물리적으로 나누는 방식을 **micro-vllm**에 적용하였다. 이를 통해 별도 GPU나 분산 런타임 없이 하나의 소비자용 GPU 내부에서 Prefill과 Decode의 실행 영역을 분리하고, Decode 작업의 L2 cache residency를 보호하는 설계를 검토하였다. 총 8회 반복 실행에서는 Decode P99 ITL이 평균 3.9% 감소했지만, P50 ITL과 전체 Throughput은 각각 5.2%, 2.6% 악화되었다. 따라서 본 연구는 Green Contexts를 확정적인 성능 향상 기법으로 단정하지 않고, 단일 GPU 내부에서 Prefill/Decode 자원 격리를 구현하고 tail latency와 throughput 사이의 trade-off를 검토하기 위한 실험적 기반으로 제시한다.
- [Engineering Analysis] CUDA Graph/JIT 회피 최적화의 역효과 분석 (Allocator Thrashing under Shape Stabilization):** LLM serving에서 빈번한 kernel launch와 JIT compile 반복을 줄이기 위해 CUDA Graph 적용이나 shape padding을 통한 형상 안정화가 흔히 고려된다. 그러나 본 구현 범위의 Eager-mode micro-vllm에서는 이러한 접근이 예상과 달리 성능을 저하시킬 수 있음을 관찰하였다. 특히 동적 배치와 Paged KV cache가 결합된 상황에서 padding은 커널 컴파일 횟수를 줄이는 대신, 매 decode step마다 대형 임시 텐서 할당과 복사를 유발하였다. 그 결과 PyTorch caching allocator의 free-list 탐색, cudaMalloc/cudaFree fallback, Python GC 및 암묵적 동기화 비용이 누적되어 GPU kernel launch 또는 JIT compile 비용보다 큰 호스트-디바이스 병목으로 전환되었다. 실험에서는 padded 경로가 no-padding Eager 경로 대비 전체 Throughput을 67.0% 낮추는 것으로 관찰되었으며, 이를 통해 LLM inference engine에서는 launch/JIT 회피 전략도 메모리 할당 패턴과 KV cache 갱신 방식까지 함께 고려해 평가해야 함을 보였다.

관련 연구 및 배경

LLM 서빙 엔진과 PagedAttention

LLM 서빙 엔진은 사용자의 입력 프롬프트를 한 번에 처리하는 Prefill 단계와, 이후 토큰을 하나씩 생성하는 Decode 단계를 반복적으로 수행한다. Decode 단계에서는 매 스텝마다 과거 토큰의 Key/Value 정보를 재사용하므로, KV cache의 배치, 갱신, 재사용 방식이 지연시간과 처리량에 직접적인 영향을 준다. vLLM은 KV cache를 고정 크기의 물리 블록으로 나누어 관리하는 PagedAttention을 통해 메모리 단편화와 동적 배치 문제를 완화하였다[1]. 이 구조는 대규모 multi-user serving에서 효과적이지만, 실제 구현은 Triton[3], FlashAttention[4], NCCL 등 Linux 중심 GPU 소프트웨어 스택과 밀접하게 결합된 경우가 많다. 따라서 Windows 기반 로컬 장비나 교육용 단일 GPU 환경에서는 서빙 구조를 학습하거나 커널 수준에서 수정·분석하기 어렵다는 제약이 남는다. 본 연구의 micro-vllm은 이러한 제약을 줄이기 위해 Paged KV cache와 Prefill/Decode 실행 흐름을 Windows native 환경에서 재구성하는 것을 목표로 한다.

CUDA Python 1.0 및 cuTile DSL

CUDA Python 1.0은 Python에서 CUDA driver/runtime API를 직접 호출할 수 있는 바인딩 계층을 제공하며, Python 기반 실험 코드와 저수준 GPU 제어를 연결하는 기반이 된다. **cuTile** DSL은 행렬 곱셈이나 어텐션 연산을 타일 단위로 표현하여, shared memory, register blocking, Tensor Core MMA와 같은 커널 설계 요소를 Python 코드 수준에서 다룰 수 있도록 한다[2, 6]. 이는 C++ CUDA보다 진입 장벽이 낮고, PyTorch의 고수준 연산보다 하드웨어 동작을 명시적으로 관찰하기 쉽다는 장점이 있다.

본 연구에서는 cuTile을 단순한 커널 작성 도구가 아니라 단계적 학습 및 마이그레이션 도구로 사용한다. 먼저 MatMul에서 타일링과 메모리 계층을 학습하고, FMHA에서 online softmax와 causal masking을 구현한 뒤, llm-from-scratch 단계에서 KV cache와 CUDA Graph를 결합한다. 마지막으로 nano-vllm의 핵심 커널을 micro-vllm으로 마이그레이션하여 Paged KV cache와 continuous batching 상황을 다룬다. 이 단계적 구성은 LLM inference engine 최적화의 핵심 요소를 Python 생태계 안에서 재현하고 비교할 수 있게 한다. 기존의 AI 기반 migration workflow 연구가 정적 분석, migration plan, orchestrator/coder 협업, 품질 평가를 결합해 대규모 모델 이전을 지원한 것처럼[9], 본 연구는 LLM serving 커널을 cuTile/CUDA Python 기반으로 재구성하면서 각 단계의 설계 선택과 성능 결과를 함께 기록한다.

시스템 최적화 파트너로서의 코딩 에이전트

최근 코딩 에이전트는 코드 생성, 테스트 수정, 자동 디버깅을 넘어 시스템 최적화 과정에도 활용되고 있으며, GPU 커널 성능 최적화에 특화된 멀티 에이전트 시스템으로 Astra[7]와 KernelAgent[8]가 제안되었다. 그러나 GPU 커널 최적화에서는 단순히 코드를 생성하거나 파라미터를 탐색하는 것만으로 충분하지 않다. 레지스터 스펠링, shared memory 사용량, L2 cache locality, kernel launch 비용, PyTorch

allocator 동작, KV cache 갱신 방식처럼 서로 다른 계층의 원인이 하나의 성능 결과로 합쳐지기 때문이다. 따라서 에이전트가 유효한 도움을 주기 위해서는 현재 시스템의 구조와 실험 이력을 일관된 mental model로 유지해야 한다.

본 연구에서는 코딩 에이전트를 자율 실행 주체가 아니라 TechLead 역할의 실험 설계자와 분석자로 제한하였다. TechLead는 직접 실험을 실행하지 않고, DSL에 기록된 하드웨어 제약, 튜닝 파라미터, 이전 실험 결과를 바탕으로 패치와 측정 계획을 제안한다. 실제 실행은 Executor가 담당하고, 실행 로그와 측정 결과는 다시 DSL 지식으로 누적된다. 이러한 역할 분리는 에이전트가 로컬 디버깅의 우발적 세부사항에 끌려가지 않고, 시스템 수준의 인과관계와 아키텍처 제약을 중심으로 판단하도록 만드는 장치로 작동한다. 이는 Spec Kit Agents가 단계별 context-grounding hook과 validation hook을 통해 에이전트 산출물을 repository evidence에 연결하려는 접근[10]과 유사하게, 실험 DSL을 통해 TechLead의 판단 근거를 명시적으로 고정한다는 점에서 관련된다.

인지 컴파일러 및 과학실험 기반 3계층 공동 설계 방법론

단일 GPU의 제한된 하드웨어 자원 하에서 LLM 추론 엔진 커널을 효과적으로 마이그레이션 및 최적화하기 위해서는, 고수준 아키텍처 모델과 저수준 물리 연산 간의 긴밀한 상호작용이 필수적이다. 본 연구는 시스템 개발 과정의 과학적 엄밀성과 탐색 효율성을 높이기 위해, 커널 엔지니어링을 **통제된 과학실험(Controlled Scientific Experiment)**으로 모델링하고, 인간 개발자와 AI 코딩 에이전트가 협력하여 시스템 모델을 스스로 진화시키는 **인지 컴파일러(Cognitive Compiler)** 방법론을 제안한다.

프레임워크 개요 및 과학적 방법론 도입

전통적인 컴파일러가 정적이고 고정된 규칙에 기초해 소스 코드를 기계어로 매핑하는 것과 달리, 본 연구에서 제안하는 **인지 컴파일러**는 실험 결과를 지식으로 동적 흡수하여 컴파일 제약 규칙을 점진적으로 갱신한다. 이는 GPU 커널 튜닝의 복잡한 설계 공간 속에서 시행착오(Trial-and-Error)를 소거하고 시스템 지식을 체계적으로 누적하기 위한 과학적 방법론 사이클에 기초한다.

3계층 위계 구조 및 통제 경계

본 프레임워크는 정보의 추상화 수준, 실행 권한 및 하드웨어 접근 수준에 따라 **Architect(상위)**, **TechLead(중위)**, **Executor(하위)**의 3계층 위계로 분할되어 작용한다. 이는 과학실험실 팀의 역할 분담을 모방하여 각 에이전트와 인간의 행동 통제 영역을 엄격하게 규정한다.

- **상위 계층: Architect (인간 개발자 + 클라우드 LLM):** 시스템 궁극 의도(Intent) 정의, 전역 제약 수립, 지식 최종 승인을 담당한다. 타겟 머신의 로컬 코드 실행에 직접 개입하지 않으며, 거시적 구조 설계와 추상화된 물리 데이터 해석에만 집중한다.
- **중위 계층: TechLead-Agent (Antigravity CLI 코딩 에이전트):** 지식베이스 규칙과 가설을 소스코드 패치 및 튜닝 탐색 범위로 번역(Translation)한다. 아키텍처 불변성과 컴파일러 제약 조건의 일관성 수호에 전념하며, 타겟 머신에서 코드를 직접 컴파일/실행하지 않는다.
- **하위 계층: Executor (인간 개발자 + 로컬 실행 환경 + Nsight):** 패치를 물리적으로 로드하여 GPU 상에서 JIT 컴파일 및 론칭, 실행 에러에 대한 로컬 자율 디버깅 수행, 프로파일 텔레메트리 계측을 수행한다. 전역적 아키텍처 설계에는 관여하지 않으며, 오직 로컬 오류 극복과 정량 데이터 수집에 한정된다.

DSL 기반 실험 지식 명세와 재사용

본 연구의 DSL은 단순한 설정 파일이 아니라 실험 설계, 실행 결과, 실패 원인, 후속 제약을 누적하는 실험 지식의 저장 단위로 사용되었다. 각 단계의 DSL 문서는 공통적으로 metadata, design_space, tuning_space, hardware_constraints, knowledge_rules, milestones, agent_eval_loop, acceptance_criteria 필드를 가진다. 이 구조를 통해 TechLead는 이전 실험의 결과를 임시 대화 맥락이 아니라 명시적인 규칙과 측정 기준으로 다시 읽고, 다음 패치와 실험 조건을 설계할 수 있었다.

DSL 필드	기록 내용	논문 내 역할
metadata	대상 GPU, CUDA/cuTile 버전, 목표 시스템	실험 환경과 범위 고정
design_space	Prefill/Decode, KV cache, execution mode, SM partitioning	탐색 가능한 구조 선택지 정의
tuning_space	tile size, SM allocation, block size, max sequence 수	측정할 튜닝 파라미터 정의
hardware_constraints	SM 수, L2 cache, VRAM, register/shared memory 한계	하드웨어 제약을 설계 규칙으로 반영
knowledge_rules	성공/실패에서 도출된 조건과 후속 action	실험 insight의 재사용 단위
milestones	MatMul, FMHA, LLM-from-scratch, micro-vllm 단계	단계적 kernel migration 경로 명세
agent_eval_loop	실행 명령, benchmark 대상, 측정 로그	Executor가 수행할 실험 절차 정의

DSL 필드	기록 내용	논문 내 역할
acceptance_criteria	throughput, TTFT, ITL, VRAM 등 성공 기준	결과 판정 기준 고정

예를 들어 `micro-vllm.dsl.html`은 Green Contexts 실험을 위해 `sm_partitioning=["none", "green_contexts"]`, `prefill_sm_allocation=[32]`, `decode_sm_allocation=[16]`, `max_num_seqs=[256]`을 명시하였다. 또한 `agent_eval_loop`에는 256명 동시 사용자 `continuous batching` 서빙 부하와 Green Contexts 벤치마크를 기록하고, `acceptance_criteria`에는 Decode P50 ITL 개선률, Prefill TTFT 변동률, peak VRAM 한계를 포함하였다. 따라서 Green Contexts 실험은 단순한 수동 튜닝이 아니라, 사전에 정의된 설계 공간과 성공 기준에 따라 실행되고 평가되는 절차로 관리되었다.

실패한 실험 역시 DSL의 `knowledge_rules`로 영속화되었다. 대표적으로 `dynamic shape padding`은 JIT compile 반복을 줄이기 위한 시도였지만, Eager-mode serving에서 매 decode step마다 대형 임시 tensor 할당과 복사를 유발하여 PyTorch caching allocator와 Python GC 비용을 크게 증가시켰다. 이 결과는 `Allocator_Thrashing_Prevention` 및 `Caching_Allocator_Thrashing_Prevention` 규칙으로 기록되었고, 후속 `micro-vllm` 실험에서는 no-padding Eager serving을 기본 제약으로 사용하였다. 즉, 실패 로그가 단순한 시행착오로 끝나지 않고 다음 실험의 금지 조건과 설계 규칙으로 재사용되었다.

micro-vllm 아키텍처 및 핵심 최적화

본 장에서는 Windows OS와 단일 소비자용 GPU 환경에 맞추어 마이그레이션하고 최적화한 `micro-vllm` 서빙 엔진의 핵심 구조적 개선 사항을 기술한다.

Gloo 기반 분산 통신 백엔드 이식

vLLM과 같은 프로덕션 서빙 프레임워크는 대규모 모델의 분산 연산을 위해 Linux 계열에서만 작동하는 NCCL 백엔드를 기본적으로 사용한다. Windows 네이티브 환경에서 분산 텐서 연산의 컴파일 호환성을 검토하기 위해, 우리는 PyTorch Distributed의 **Gloo 백엔드**를 다중 디바이스 분산 스택에 이식하였다. 이를 통해 분산 통신 계층의 대대적인 코드 수정이나 이진 컴파일(Binary compilation) 충돌 없이, 텐서 병렬 선형 레이어(Linear Layer)의 논리 구조를 Windows 네이티브 실행 환경으로 비교적 적은 수정으로 마이그레이션할 수 있음을 확인하였다.

벡터화된 논리-물리 블록 캐시 재구성

실제 서비스 루프 내에서 prefix-cached prefill 연산(기존에 보존된 역대 프롬프트 이력 캐시와 신규 사용자 입력을 융합하는 단계)을 수행할 때, 새롭게 인가된 Key, Value 텐서 모양(Shape)과 메모리 풀 내부의 논리적 시퀀스 크기 간의 불일치로 인한 런타임 셰이프 오류(Runtime shape mismatch)가 빈번히 유발된다. 우리는 이 셰이프 매칭을 CPU 연산 루프를 사용하지 않고 GPU 상에서 병렬적으로 처리하기 위해, **벡터화된 논리-물리 캐시 재구성 레이어**를 제안하고 적용하였다. context 길이 seq_len_k에 해당하는 메모리 오프셋 주소를 텐서 인덱스 연산으로 변환하여 물리 주소로 고속 매핑한다. 이 벡터화된 배치 재배치 로직은 GPU 오버헤드를 sub-millisecond 단위로 격하시켜 호스트 병목을 차단하고, dynamic continuous batching 상황에서의 형상 불일치 문제를 본 실험 범위에서 완화하였다.

단일 커널 최적화 (Tiled GEMM & FMHA 64x64)

FMHA(Fused Multi-Head Attention) 커널 설계 시, 메모리 계층 간의 IO 비용을 축소하기 위해 중간 연산 데이터인 attention score를 공유 메모리 및 레지스터 영역에 상주시켰다. online softmax 알고리즘을 타일 레벨에 주입하여 수치 안정성을 취하고, 디코딩과 prefill 단계의 효율성을 도모하는 causal masking을 cuTile 스레드-블록 연산에 통합하였다.

호스트-디바이스 인터페이스 최적화 및 자원 격리

JIT 컴파일 스톱과 메모리 할당자 스래싱 딜레마

JIT 컴파일 기반 Python GPU DSL인 cuTile은 입력으로 전달되는 텐서 형상의 기하학적 변화에 반응하여 실시간으로 PTX 바이너리를 즉시 재빌드한다. continuous batching 서빙 환경 하에서는 동적으로 매 디코드 스텝마다 배치 크기와 시퀀스 길이가 변화하므로 JIT 컴파일이 무수히 유발되는 JIT Compilation Storm이 성능 지연을 만들 수 있다. 이러한 JIT 컴파일의 발생 빈도를 억제하기 위해, 우리는 텐서 형상의 차원을 256의 배수로 강제 정렬하는 **dynamic padding** 기법을 튜닝 옵션으로 적용해 보았다. 그러나 벤치마크 결과는 예상을 완전히 벗어나 성능이 급격히 저하되었다. JIT 컴파일 엔진은 컴파일이 완료된 커널을 내부 해시 테이블(Hash Table)에 적재하여 캐싱하므로, 동일한 Shape이 유입될 때 컴파일 없이 수 μs 내에 끝나는 해시 룩업 지연만을 유발한다. 반면, dynamic padding을 우회 통과시키기 위해 매 디코드 스텝마다 가변 텐서를 256의 배수로 정렬하여 대형 패딩 텐서를 매번 새로 할당(New Allocation)할 경우, PyTorch의 캐싱 할당자는 내부 이중 연결 리스트 스캔을 반복 수행하여 호스트 CPU 연

산 병목을 유발한다. 나아가, Eager-mode LLM Serving 하에서의 **암묵적 동기화 (Implicit Synchronization)** 병목이 추가로 관찰되어 실제 GPU 상의 연산 스케줄링에 간섭할 가능성을 확인하였다.

CUDA Green Context 기반 SM 자원 분할 및 캐시 지역성 최적화

우리는 CUDA Python 1.0의 하드웨어 분할 API인 **Green Contexts**를 적용하여 RTX 5070 GPU의 전체 48개 SM 자원을 물리적으로 강제 파티셔닝하였다.

- **Prefill Context (32 SMs)**: 막대한 부동소수점 연산 처리가 동반되는 프롬프트 분석용 SM 그룹.
- **Decode Context (16 SMs)**: 실시간 응답 지연을 방어하기 위한 1토큰씩의 생성용 전용 SM 그룹.

이러한 물리적 SM 구획화는 GPU 하드웨어 레벨에서 **L2 캐시 스레시(L2 Cache Thrashing)** 및 **데이터 방출(Eviction)**을 억제하는 미시적 메커니즘으로 작동하여, 디코드 연산 시 데이터 로드가 VRAM 버스로 우회하지 않고 L2 캐시 히트(L2 Cache Hit)로 다이렉트 처리되는 미시적 캐시 로컬리티 향상에 기여할 가능성이 있다.

실험 및 평가

실험 환경 및 시나리오

Windows 11 OS 환경에서 NVIDIA GeForce RTX 5070 GPU(48 SM, 12GB VRAM, CUDA 13.3) 및 Qwen2.5-3B-Instruct 모델을 사용해 평가를 실시하였다. 동시 사용자 수는 256명으로 고정하고, 입력 및 출력의 크기를 100에서 1024 토큰 범위 내에서 동적으로 조율하는 continuous batching 상황을 재현하였다.

성능 평가는 세 가지 관점에서 수행하였다. 첫째, Windows native cuTile backend가 동일한 multi-user serving workload를 끝까지 수행할 수 있는지 확인하였다. 둘째, WSL2 Linux 환경에서 FlashAttention backend를 구동하여 성숙한 optimized attention stack을 기준으로 삼았다. 셋째, CUDA Green Contexts를 이용해 Prefill과 Decode의 SM partitioning을 적용했을 때 지연시간 및 처리량이 반복 실행에서 어떻게 변하는지 측정하였다.

WSL FlashAttention 기준선과 cuTile 비교

동일하게 133,966개 생성 토큰을 처리하는 dynamic multi-user benchmark에서 Windows native cuTile backend와 WSL2 FlashAttention backend를 비교하였다. FlashAttention은 Linux/WSL2 환경에서 Triton 및 optimized attention kernel을 활용하는 성숙한 기준선으로 사용하였으며, cuTile backend는 Windows native kernel migration 경로의 현재 구현 성능을 확인하는 대상으로 사용하였다.

Backend	Runs	Mean time (s)	Mean throughput (tok/s)	Std. (tok/s)	Relative
Windows native cuTile	3	289.16	463.35	6.49	1.00x
WSL2 FlashAttention	4	62.65	2138.55	13.22	4.62x

반복 측정 결과 FlashAttention 기준선은 평균 2138.55 tok/s를 기록하여 현재 cuTile backend 평균 463.35 tok/s 대비 약 4.62배 높은 처리량을 보였다. 최신 반복 로그만 비교해도 FlashAttention은 2142.04 tok/s, cuTile은 459.62 tok/s로 약 4.66배 차이를 보였다. 따라서 본 연구의 Windows native cuTile 구현은 production-grade Linux attention kernel을 능가한다는 주장이 아니라, Windows 환경에서 LLM serving kernel을 단계적으로 마이그레이션하고 병목을 분석할 수 있는 구현 및 학습 경로로 해석해야 한다.

패딩 여부에 따른 할당 오버헤드 실증 (Eager vs Padded)

실험 측정 결과, dynamic padding 설정은 Eager 설정에 비해 전체 시스템 Throughput이 67.0% 하락하는 병목을 유발하는 것으로 관찰되었다.

Green Contexts 적용에 따른 성능 비교

Green Contexts를 활성화하여 SM 자원을 Prefill 32개, Decode 16개로 분할 구획한 설정을 baseline과 비교하였다. 초기 단일 실행에서는 Decode P50 ITL이 48.63 ms에서 41.83 ms로 감소하고, 전체 throughput이 415.50 tok/s에서 459.73 tok/s로 증가하여 각각 14.0%, 10.6%의 개선을 관찰하였다. 그러나 추가 반복 실행을 포함한 총 8회 측정에서는 그 효과가 일관된 throughput 개선으로 재현되지 않았다.

Metric	Green OFF mean	Green ON mean	Mean delta
TTFT	251.79 ms	250.30 ms	-0.6%

Metric	Green OFF mean	Green ON mean	Mean delta
Decode P50 ITL	49.76 ms	52.33 ms	+5.2%
Decode P99 ITL	91.14 ms	87.60 ms	-3.9%
Throughput	397.07 tok/s	386.92 tok/s	-2.6%

8회 반복 결과는 Green Contexts 기반 SM 분할이 단일 GPU 내부에서 Prefill과 Decode의 실행 영역을 물리적으로 나누는 데에는 유효하지만, 현재의 순차적 Python engine loop에서는 안정적인 처리량 개선으로 직접 이어지지 않는다는 점을 보여준다. 다만 Decode P99 ITL은 평균 3.9% 감소하여 tail latency 완화 가능성이 관찰되었다. 반면 P50 ITL과 throughput은 각각 5.2%, 2.6% 악화되었으므로, 본 결과는 성능 개선의 증명이 아니라 자원 격리와 tail-latency trade-off에 대한 초기 실증으로 해석하는 것이 타당하다. 특히 현재 구현은 Prefill과 Decode를 서로 다른 stream 및 CPU thread에서 동시에 overlap시키지 못하므로, SM partitioning의 효과가 cache residency나 scheduling 안정성으로 얼마나 연결되는지는 L2 hit rate, kernel overlap, achieved occupancy와 같은 profiling counter를 통해 추가 검증이 필요하다.

결론 및 향후 연구

본 논문은 Windows OS 환경에서 cuTile DSL과 CUDA Python 1.0을 결합한 cuTile 기반 LLM 추론 엔진인 micro-vllm을 구현하고 E2E 수준의 병목 요인을 관찰하였다. 특히 코딩 에이전트와의 밀접한 협업 설계 및 미시 프로파일링 피드백을 통해 64x64 타일링과 벡터화된 논리-물리 주소 변환 레이어를 구축하였으며, eager 모드 서빙에서 launch/JIT 회피를 위한 shape stabilization 시도가 메모리 할당자 스래싱을 유발하여 Throughput을 67.0% 저하시키는 역효과가 있음을 engineering 분석 관점에서 정리하였다. 아울러 WSL2 FlashAttention 기준선과 비교하여 현재 Windows native cuTile backend가 평균 463.35 tok/s를 기록한 반면, 성숙한 Linux optimized attention stack은 평균 2138.55 tok/s를 기록함을 확인하였다. 이 결과는 micro-vllm의 현재 기여가 production-grade kernel 대비 성능 우위가 아니라 Windows native migration, 교육 가능한 실험 경로, 그리고 병목 분석 프레임워크에 있음을 보여준다. Green Contexts 기반 SM 파티셔닝은 총 8회 반복 실행에서 Decode P99 ITL을 평균 3.9% 낮추었지만, P50 ITL과 throughput은 각각 5.2%, 2.6% 악화되었다. 따라서 본 논문은 이를 단일 GPU 내 Prefill/Decode 자원 격리의 구현 가능성과 tail-latency trade-off에 대한 초기 실증으로 해석하며, 안정적인 성능 개선 주장은 추가 검증 대상으로 남긴다. 본 연구의 한계는 FlashAttention 대비 성능 격차가 여전히 크고, Green Contexts 실험이 아직 순차적 engine loop 위에서 수행되었으며, Nsight 수준의 L2 hit rate 및 kernel overlap counter를 충분히 포함하지 못했다는 점이다. 향후 연구로는 엔진 루프를 비동기 멀티스레드 구조로 확장하여, 서로 다른 GPU stream과 Green Contexts 기반 SM 파티션에서 Prefill과 Decode가 동시에 진행되도록 할 계획이다. 이를 통해 긴 Prefill 요청이 Decode 지연시간에 미치는 영향을 줄이고, 단일 GPU 환경에서 자원 격리의 효과를 실제 serving scheduler 수준에서 검증하고자 한

다. 또한 반복되는 system prompt나 RAG prefix에 대해 Prefix KV cache reuse를 적용하여 Prefill 연산을 줄이고, 더 긴 context와 높은 동시성을 지원하기 위한 선택적 KV cache offloading 기법을 후속적으로 검토한다.

자료 공개

본 논문에 사용된 구현 코드와 주요 측정 결과는 다음 공개 저장소에서 확인할 수 있다:
<https://github.com/taewony/metaprogramming/tree/main/KernelAgent>.

감사의 글

본 연구의 코드 최적화 및 실험 설계 과정에서 AI 코딩 에이전트(Google Antigravity CLI)를 보조 도구로 활용하였으며, 모든 최종 결정과 검증은 인간 저자가 수행하였다.

참고 문헌

- [1] W. Kwon, Z. Li, S. Zhuang, et al., “Efficient Memory Management for Large Language Model Serving with PagedAttention,” Proceedings of the 29th Symposium on Operating Systems Principles (SOSP), 2023.
- [2] NVIDIA Corporation, “NVIDIA CUDA 13.3 Enhances GPU Development with Tile Programming in C++ Compiler, Autotuning, and Python Updates,” NVIDIA Developer Blog, 2026.
- [3] P. Tillet, H. T. Kung, and D. Cox, “Triton: an intermediate language and compiler for tiled neural network computations,” Proceedings of the 3rd ACM SIGPLAN International Workshop on Machine Learning and Programming Languages (MAPL), 2019.
- [4] T. Dao, D. Y. Fu, S. Ermon, et al., “FlashAttention: Fast and Memory-Efficient Exact Attention with IO-Awareness,” Advances in Neural Information Processing Systems (NeurIPS), 2022.
- [5] PyTorch Foundation, “torch.cuda.green_contexts: Granular Resource Partitioning for CUDA Kernels,” PyTorch Beta Documentation, 2025.
- [6] NVIDIA Corporation, “cuTile Python API Reference Guide,” NVIDIA CUDA Documentation, 2026.

- [7] A. Wei, T. Sun, Y. Seenichamy, H. Song, A. Ouyang, A. Mirhoseini, K. Wang, and A. Aiken, “Astra: A Multi-Agent System for GPU Kernel Performance Optimization,” arXiv preprint arXiv:2509.07506, 2025.
- [8] PyTorch Foundation, “KernelAgent: Hardware-Guided GPU Kernel Optimization via Multi-Agent Orchestration,” PyTorch Foundation Technical Report & Open-Source Project, 2026.
- [9] S. Nikolov, B. Konrad, M. Gronbach, N. Kumar, A. Yan, V. Singh, Y. Liang, and P. Ranganathan, “A Multi-agent AI System for Deep Learning Model Migration from TensorFlow to JAX,” arXiv:2603.27296, 2026.
<https://arxiv.org/abs/2603.27296>
- [10] P. Taghavi and S. Bhavani, “Spec Kit Agents: Context-Grounded Agentic Workflows,” arXiv:2604.05278, 2026. <https://arxiv.org/abs/2604.05278>

부록 A: cuTile 프로그래밍 모델 핵심 개념

NVIDIA가 도입한 cuTile DSL은 전통적인 CUDA C++의 저레벨 복잡성과 PyTorch의 고수준 추상화 사이의 간극을 메우는 타일 기반 프로그래밍 패러다임이다.

- **타일 추상화 (Tile Representation):** 모든 행렬 및 벡터 데이터는 고정된 크기의 기하학적 블록인 타일(Tile)로 정의되며, 컴파일러가 스레드 레이아웃 배치를 전 자동화한다.
- **MMA 하드웨어 제어:** Tensor Core 하드웨어가 직접 처리하는 고속 행렬 연산 지시어인 MMA를 `ct.mma`로 제공하여 연산 능력을 극대화한다.
- **협력적 메모리 로드 및 스토어:** VRAM과 레지스터 간 복사는 `ct.load` 및 `ct.store` 명령어를 통해 블록 내 스레드들이 공유 메모리를 매개로 공동 집행한다.

부록 B: LLM 추론 동작 원리 핵심 개념

- **Prefill 단계:** 사용자가 주입한 입력 텍스트 전체를 동시에 파싱하며, 연산 성능 제한적(Compute-bound) 성격을 가진다.
- **Decode 단계:** 오직 1개의 다음 토큰을 순차 예측하며, 메모리 대역폭 제한적(Memory-bandwidth bound) 특성이 병목을 지배한다.
- **Paged KV Cache:** 가상 메모리 기법을 빌려 VRAM의 캐시 영역을 일정한 블록(Block) 단위로 물리 페이지로 분할하고 단편화를 차단하는 핵심 기술이다.

- **Continuous Batching (연속 배치 처리):** 각 시퀀스가 개별적으로 종료되면 즉시 새로운 요청을 동적으로 교체 투입하여 유연성을 제공하는 기법이다.